Improve Chip Side Wall Crack Issue in Nanometer Packing Process of Semiconductor.
Improve Chip Side Wall Crack Issue in Nanometer Packing Process of Semiconductor.
年份 | 2020 |
作者 | Wang, C. N., Hsueh, M. H., Lai, C. J., 鍾智超, Chen, W. C., Wang, S. H.* |
Author count | 6 |
Created date | 2021-09-05 |
作者順序 | 第四(以上)作者 |
通訊作者 | 否 |
發表年份 | 2020 |
發表月份 | 12 |
期刊名稱 | IEEE Transactions on Components, Packaging and Manufacturing Technology |
出版地國別/地區 | 阿富汗伊斯蘭國 |
發表卷數 | 11 |
發表期數 | 2 |
起始頁 | 173 |
結束頁 | 180 |
發表型式 | |
審稿制度 | 是 |
出版語言 | 外文 |