Finite Element Model Verification for Packaged Printed Circuit Board by Experimental Modal Analysis
| 年份 | 2008 |
| 作者 | Lee, Y.C.*, 王栢村, Lai, Y.S., Yeh, C. L., Chen, R. S. |
| Author count | 5 |
| Created date | 2019-02-19 |
| 作者順序 | 第二作者 |
| 通訊作者 | 否 |
| 發表年份 | 2008 |
| 發表月份 | 1 |
| 期刊名稱 | Microelectronics Reliability |
| 出版地國別／地區 | 中華民國 |
| 發表卷數 | 48 |
| 起始頁 | 1837 |
| 結束頁 | 1846 |
| 發表型式 | |
| 審稿制度 | 否 |
| 出版語言 | 外文 |
| 所屬計畫案 | 無 |